经常看到有文章介绍对SDRAM布线的各种要求，这只是工程上的经验总结，不同的芯片对时序的要求不同，对走线也有不同的要求，不能一概而论。其实，等长不是目的，真正的目的是满
2011-11-16 12:49
Cadence高速PCB布线时的时序分析列位看观，在上一次的连载中，我们介绍了什么是时序电路，
2009-07-01 17:26
SDRAM接口电路和pcb布线很多人对内存布线感到迷茫，找不到切入点，不知如何下手，其实高速硬件设计的主要任务就是与干扰
2014-11-10 10:09
保持时间，同频同相，采样正确。等长只不过可以最简单地实现这个目的罢了。要定量分析线长，必须按照时钟模型公式计算。时钟同步电路的类型在后面有简单介绍，这里只要知道SDRAM是公共时钟同步，DDR是源同步
2010-03-18 15:33
接触时序这个高大上的概念，经验不足吧，有的时候真是碰运气....当然等会我将源码共享的时候，大家还需要自己进行时序约束，因为我们的FPGA芯片型号，PCB布局,SDRAM
2015-03-31 10:20
的变化，一时让很多硬件工程师头疼不已。问题的分析：造成HDMI辐射超标的原因有多种可能，就不一一分析了，这里只重点谈谈与差分线传输线长度差有关的问题。理想情况下，差分信号是正负对称的，其共模份量为零
2020-11-04 09:40
课程介绍1. SDRAM文档的阅读和理解2. SDRAM的功能汇总3. SDRAM的实现架构4. SDRAM接口的模块划
2022-02-15 10:26
在PCB走线的延时，因此上图只是一个理想过程，即没有考虑PCB走线的延时，而我们的时序分析工具确实将其考虑在内了，所以，我们的FPGA建立时间，除了包括数据保持稳定的时
2015-03-31 10:35
上篇文章我们用仿真实例向大家展示了DDR中地址相对于时钟的建立时间与保持时间。那么数据信号相对于DQS又是什么样的关系呢？我们知道，DDR和普通的SDRAM相比起来，读取速率为普通SDRAM的两倍
2016-11-08 16:59
高速PCB布线需要遵守哪些规则？比如SATA III它对布线长度有要求吗？对穿过的过孔有要求吗？
2016-04-27 20:58
