数字系统对时序要求严格，为了满足信号时序的要求，对PCB上的信号走线长度进行调整已经成为PCB设计工作的一部分。调整
2018-11-27 15:22
大家好，我正在研究我的第一个Kintex7 DDR3接口。为了实现RAM，我想在PCB上包含长度匹配的封装走线长度。要获取包延迟信息，我使用了命令（在Vivado中）l
2020-08-12 10:17
Cadence高速PCB布线时的时序分析列位看观，在上一次的连载中，我们介绍了什么是时序电路，
2009-07-01 17:26
DDR布线在pcb设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的裕量。要保证系统的时序，线长又是一个重要的环节。我们来回顾一下，DDR
2018-09-20 10:29
使用公式分析和理论分析两种方法，以实例证明公式的局限性和两种方法的利弊。本文最后还基于这些实例分析，给出了SDRAM和DDR S
2021-05-19 06:52
SDRAM接口电路和pcb布线很多人对内存布线感到迷茫，找不到切入点，不知如何下手，其实高速硬件设计的主要任务就是与干扰
2014-11-10 10:09
关于PCB布线的临界长度，查到经验数据是：当信号在pcb走线上的时延高于信号上升沿的20%时，信号会产生明显的振铃。然后还有个例子：对于上升时间为1ns的方波信号来说，
2016-06-29 15:19
布线在设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序，线长匹配又是一个重要的环节。我们来回顾一下，
2018-09-20 10:59
pcb板阻抗与导线长度有关吗?在对FR的天线进行阻抗计算时，对天线的长度有要求吗？我举个例子哦。比如说做读卡器的天线：在板上我们画了一圈一圈的导线做板载天线。这个我们要画多少圈最合适？我知道天线
2019-01-30 03:51
pcb布线过孔与绕线的选择问题。在布线的时候没存与mcu fpga靠的很近，这样可以减少。路线长度本应是理想的事情。可是做了等长却很难。所以采用蛇形方法 但是我在实际绘
2020-11-10 16:30
