• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • SDH设备的逻辑组成

    了解SDH传输网的常见网元类型和基本功能。掌握组成SDH设备的基本逻辑功能块的功能,及其监测的相应告警和性能事件。掌握辅助功能块的功能。了解复合功能块的功能。

    2009-07-31 11:07

  • 基于FPGA设计的SDH设备时钟设计

    TSP8500 SDH设备时钟(SEC)是SDH光传输系统的重要组成部分,是SDH设备构建同步网的基础,也是同步数字体系

    2018-07-22 09:44

  • 下一代SONET SDH设备

    下一代SONET/SDH设备

    2019-09-05 07:05

  • 如何使用FPGA设计SDH设备时钟详细原理和测试资料概述

    介绍了一种采用FPGA 设计的SDH 设备时钟的构成及设计原理; 并给出了相关的测试结果; 测试结果表明该SDH 设备时钟完全满足ITU- T G.813 建议规范的各

    2018-11-02 16:51

  • 测试10-Gb/s SONET/SDH设备和组件

    and sub-systems for SONET/SDH transmission equipment. The creation and real-time editing of custom patterns...

    2019-05-31 07:15

  • 低成本的采用FPGA实现SDH设备时钟芯片技术

    介绍一种采用FPGA(现场可编程门阵列电路)实现SDH(同步数字体系)设备时钟芯片设计技术,硬件主要由1 个FPGA 和1 个高精度温补时钟组成.通过该技术,可以在FPGA 中实现需要专用芯片才能实现的时钟芯片各种功能,而且输入时钟数量对比专用芯片更加灵活,实现该

    2017-11-21 09:59

  • 锁相环的基本构成及在SDH设备中的应用

    锁相环是一个相位的负反馈控制系统,它通常由PD(鉴相器)、LF(环路滤波器)和VCO(压控振荡器)3个基本部件组成。PD是一个相位比较器,比较2个输入信号的相位,产生误差相位,并转换为误差电压Vd(f);LF是一个低通滤波器,用来滤除Vd(t)中的高频成分,起滤波平滑作用,以保证环路稳定和改善环路跟踪性能,最终输出控制电压Vc(t);VCO是一个电压/频率变换装置,产生本地振荡频率,其振荡频率受Vc(t)控制,产生频率偏移,从而跟踪输入信号的频率。

    2021-05-27 11:03

  • 基于SDH设备的多业务传送节点实现高品质城域传送网的解决方案

    高品质城域传送网组网模型主要参考SDH/MSTP的组网方式,PTN按核心层、汇聚层、接入层三层组网模型进行组网(在小型城域网中,核心层和汇聚层可能合并形成核心汇聚层),如图1所示。

    2019-01-11 09:34

  • SDH原理简介

    导言SDH复接结构段和通道开销SDH维护信号SDH设备功能网络实例网络同步业务保护性能监测

    2009-07-31 10:42

  • SDH的基本概念及SDH和WDM同步数字体系设备与系统的介绍

    本书是一本专门介绍光同步数字体系(SDH)传输设备与系统的图书,书中对SDH设备与系统的构成、原理以及应用作了详细的介绍。同时,基于

    2017-11-17 17:49