在三天前SpinalHDL1.8.0正式上线，在这次更新中增加了Scala代码和生成的RTL代码之间的对照功能，也就是说我们可以在生成的RTL代码中看到是哪一行Scala生成的，这就为后续的代码调试增加了灵活性(虽然在调试SpinalHDL的时候也很少看对应的
2022-12-09 10:32
本应用笔记旨在说明如何配置DS1852，使报警和警告门限符合SFF-8472标准的存储器位置要求。
2023-01-11 11:43
本应用笔记概述了在DS3184中配置时钟速率适配器（CLAD）功能。此处的信息适用于其他Maxim器件，如DS3181、DS3182和
2023-01-12 09:20
对于功耗估算来说，架构阶段为时过早，物理设计阶段为时已晚。有一种趋势是在项目的RTL阶段分析power hot spots。与后期分析相比，基于 RTL 的功耗分析更快、更容易执行，迭代时间更短。
2024-04-05 09:15
cypress公司的PSoC 4200DS是可升级和可配置的具有ARM Cortex-M0 CPU的可编程嵌入系统控制器平台架构,包括有可编程和可配置模拟和数字区块以及灵活的自动走线,组合了MCU
2019-04-18 15:40
DS1877为SFP控制器，允许通过多种方式配置报警、预警、查找表LUT等功能，这一定制化需求需要一个大容量寄存器。本文介绍了寄存器表，有助于器件配置
2012-06-20 14:45
本应用笔记提供了DS2148/DS21348/DS21Q48/DS213Q48和DS21448的寄存器设置，用于
2023-02-13 15:42
本应用笔记包含将非多路复用总线处理器连接至以下达拉斯半导体T1或E1成帧器和单芯片收发器（SCT）所需的信息：DS2141A、DS2143、DS2151或DS2153。
2023-02-09 12:08
数字IC系统逻辑设计这部分主要介绍两个方面，一个是RTL的设计基础;另一方面是verilog基本语法。这一篇文章主要介绍一下RTL的设计基础。
2022-05-17 13:52
经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。
2022-10-11 10:15
