对于功耗估算来说，架构阶段为时过早，物理设计阶段为时已晚。有一种趋势是在项目的RTL阶段分析power hot spots。与后期分析相比，基于 RTL 的功耗分析更快、更容易执行，迭代时间更短。
2024-04-05 09:15
在三天前SpinalHDL1.8.0正式上线，在这次更新中增加了Scala代码和生成的RTL代码之间的对照功能，也就是说我们可以在生成的RTL代码中看到是哪一行Scala生成的，这就为后续的代码调试增加了灵活性(虽然在调试SpinalHDL的时候也很少看对应的
2022-12-09 10:32
经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。
2022-10-11 10:15
在Vivado FlowNavigator中有一个Elaborated Design，如下图所示，属于RTL Analysis这一步对应的设计。可能很多工程师都没有使用到，而实际上对于代码优化，它是很有帮助的。
2020-10-21 10:56
数字IC系统逻辑设计这部分主要介绍两个方面，一个是RTL的设计基础;另一方面是verilog基本语法。这一篇文章主要介绍一下RTL的设计基础。
2022-05-17 13:52
经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。
2022-11-03 09:14
经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。
2022-07-27 09:11
S1-RTL8189是一款高性能、低功耗、体积小SDIO接口无线模组， 符合IEEE802.11N标准，并向下兼容IEEE802.11B/G标准，支持IEEE802.11i安全协议，以及IEEE802.11e标准服务质量，其极高的兼容性，能够快速、方便的与无线设备
2019-11-11 16:01
做芯片第一应该关注的是芯片的PPA（Performance， Power， Area），本篇浅显的部分讨论，第二个 P，Power功耗，在RTL设计中如何做到低功耗设计，对于移动设备续航的十分重要，不要让你的芯片徒增功耗。
2022-04-13 08:12
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。
2022-03-15 10:56
