`刚刚本科毕业，假期导师要求做一个设计。实验室没有做过FPGA的学长只好问网上的各位了。写好的FPGA代码进行RTL仿真波形是符合要求的，如下图。但是做门级
2016-08-06 12:12
本人最近用verilog代码写了一个DDS正弦波发生器，RTL仿真波形正确，但门级仿真出现毛刺，不知道该如何去掉这些毛刺
2015-08-08 22:57
RTL级代码和仿真代码的区别，哪些verilog语句是可综合的？？哪些不能？？
2012-07-21 13:08
我是做数字滤波器的，别人从系统级进行建模、仿真来完成设计，我从RTL级开始对其设计进行 验证。进行仿真时，两者结果是否相
2015-12-08 14:46
信息，是因为时序的问题吗，按理说IP核经过时序验证，结果差异不可能这么大的啊，求大神解答。这个是RTL仿真这个是门级仿真
2018-08-28 20:43
今天为什么仍必须进行门级仿真（GLS）使用门级仿真（GLS），在最终流片
2021-07-26 07:28
《基于树莓派5的RTL仿真体验》 对于FPGA或者RTL爱好者来讲，树莓派5开发板可以运行RTL仿真，
2024-04-30 17:35
在verilog中比较器比较的值是999999，但在RTL Viewer中比较器的值为上图。在verilog中加法器的值是1；但在RTL Viewer中比较器的值为上图。为什么verilog中的值跟RTL Viewe
2017-02-18 23:54
我是学了fpga没多久，写了一个小程序，在信号DATA_IN高电平时就开始计数，低电平时就归零，50MHz的参考时钟，功能仿真准确，但是门级仿真就是一开始有一些数值而且
2017-04-12 13:36
网表仿真与RTL仿真相比有何优势？“线与”逻辑是什么？
2021-11-04 06:23
