我今天正在实现FIFO，我想知道FIFOPrimitive和Block RAM实现之间的区别是什么。根据我的理解，它们使用相同的底层RAM原语，但FIFOPrimitive不能有不同的R / W方面
2019-02-27 14:16
大家好。我设计并模拟了简单的RTL with Block RAMin Kintex 7。在合成和实现之后，vivado用于功率估计。当我使用分布式RAM时，会正确报告每个RAM的功耗。但是
2019-03-13 14:21
PCB rules中的custom query设置命令是什么
2019-09-25 00:26
嗨，我想为我的设计使用比特流加密，我遇到了一个关于9K Block RAM的问题，在答案记录39999中描述了r然后我决定在我的设计中删除所有9k Block RAM并将它们更改为16k Block
2019-06-06 07:23
有知道MB Ethernet Master Query返回的簇数据是什么的吗？
2019-08-29 09:21
我使用RGMII接口实现了三速MAC，并在实现过程中收到此消息：严重警告：[时序38-285]生成的时钟ethernet_mac / trimac_fifo_block
2018-10-29 14:20
block schematic这个如何使用，有使用指南吗？auido input 没东西可选啊。
2019-01-23 10:16
LabVIEW后面板缺少MB Serial Master Query (poly).vi，这个是少什么模块还是少其他东西。
2015-05-08 14:35
;FALSE" has already been declared in the current scopeF:\学习软件\ARM_\ARM\INC\ST\STM32F10x
2012-04-14 10:48
the data the output has 2 clocks of latency. In block ram user guidt it says only 1 clock latency.I
2019-07-25 08:15
