一位全加器是我自己封装的，在四位全加器中调用，在编译过程总是出错
2019-03-06 15:48
怎样去设计一种基于FPGA的1位全加器？如何对基于FPGA的1位全加器进行仿真？
2021-09-17 07:38
什么是多数决定逻辑非？求一种基于多数决定逻辑门的全加器电路设计？
2021-04-08 06:07
如何用两片四位全加器和必要的逻辑门设计数制转换电路 将输入的十进制转换成二进制 十进制输入采用8421BCD码表示
2016-07-04 14:52
使用1位全加器(只能用1个)及锁存器或触发器，实现8位加法，并行输出结果
2023-12-11 20:21
求助，不怎么懂这题该怎么做。求教。用两片四位全加器74283和必要的逻辑门设计一个数制转换电路，实现将输入的两位十进制数
2016-07-01 20:13
用两片四位全加器74283和必要的逻辑门设计一个数制转换电路，实现将输入的两位十进制数转换成二进制数，十进制数的输入采用
2015-07-09 16:12
这两个东西有什么作用
2023-10-24 06:28
我想实现一个功能就是从串口接收数据 然后放到table数组 接收的数据是以“I”开头的 “；”结束的 数据长度共38个字符 数组就是38位的 我想实现正好数组的第
2019-11-11 05:55
8位全加器。add8.vmodule add8(sum,cout,b,a,cin);input[7:0] a/*synthesis keep*/,b/*synthesis keep*/; input
2016-10-13 12:00
