各位前辈：Quartus II打开Pin Planner后在管脚分配时有一项Reserved，里面包含了以下几项内容：As SignalProbe output As bidrectionalAs
2015-10-29 09:02
,systemid,timer,PIO)，为什么别人的实例中看不到关于它的4（1I/3O）个IO口而我自己建的有，那么形成的IO口空着不分配管脚吗？试过了，下载硬件，再软件，run as 硬件 之后出错如图：还有个
2013-03-10 12:51
求助大神！！！FPGA对于DDR3读写，FPGA是virtex6系列配置MIG IP 核时，需要管脚分配1.原理图上dm是直接接地，管脚分配那里该怎么办2.系统时钟之类
2018-03-16 18:45
使用xilinx spartan6，在工程中使用原语生成DDR控制器mig文件，DDR数据管脚定义发生改变，需要重新分配管脚，求告知，这个管脚
2016-07-19 09:54
请问各位：如何在QUARTUS II里将EPM1270的管脚配置为漏极开路？
2021-04-13 15:48
使用说明书V1.0中，这两个管脚都定义为“axp_ctrl”想请教解惑，1、双网口如何分配OTG相关管脚？2、所谓axp_ctrl的管脚
2022-01-05 07:04
请教：管脚之间距离过短，这个在规则里面那个地方设置啊规则查了一遍，也没找到管脚到管脚之间的间距设置
2019-04-03 06:48
使用说明书V1.0中，这两个管脚都定义为“axp_ctrl”想请教解惑，1、双网口如何分配OTG相关管脚？2、所谓axp_ctrl的管脚
2022-01-13 07:24
跪求论坛里的各位大神，我用quartus II13.0 开发cyclone V 写了个很简单的程序，就是按键点亮LED 的小程序，编译也成功了，管脚分配没有问题，就是生成不了SOF文件。相同的操作
2017-11-07 20:08
ARM在片上资源确定的情况下，能否具备类似FPGA自由分配管脚功能的能力？比如说集成UART的TX/RX可以分配到任意管脚，而并不是只能
2022-08-01 14:17
