：HSI,HSE 和 PLL。在我们实际应用中，因为对时钟速度要求都比较高我们才会选用 STM32F4 这种级别的处理器，所以一般情况下，都是采用 PLL 作为 SYSCLK时钟源，而系统时钟配置不正确就是PPL这里
2021-08-10 07:16
什么是PLL? PLL有什么作用？
2021-06-18 07:03
如题，，买的开发板有VCCOUT那个，当PPL锁住时是不是D1会亮，要是不亮会是什么问题，正常出信号时是不是亮三个灯？（我只亮了三个灯）（DATASHEET里有说到锁住就亮灯吗。。）
2023-11-20 07:32
本帖最后由 gk320830 于 2015-3-4 13:30 编辑 ARM+DDS+PPL 设计中心频率1.3GHZ，变化范围±5MHZ的扫频信号源，如题所示，初步的打算是用AD9859
2014-12-26 10:22
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
步骤 1：设置 SYSCTRL_CR1.PLLEN 为 0，关闭 PLL； 步骤 2：等待 SYSCTRL_PLL.STABLE 标志被系统硬件清零； 步骤 3：更改 PLL 的参数； 步骤 4
2025-12-11 06:38
pll1_main_clk（PPL1）设置为 1056MHz。4. 设置 CCSR 的 PLL1_SW_CLK_SEL 位，重新将 pll1_sw_clk 的时钟源切
2021-07-26 10:17
用modelsim10.0c对Cyclone4的PLL核做后仿真时，出现了这样的问题：PLL工作正常，PLL的输出脚上有波形，但是与PLL相连的触发器的时钟脚上却没有波
2012-04-11 15:26
PLL的好处是什么PLL是什么工作原理PLL的使用技巧？有什么注意事项？
2021-04-23 06:54
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。
2019-07-08 08:02
