你好：我想问问，在PLLSRC打开后，为什么要延时FLASH,PLLSR和FLASH有什么关系？ RCC->CFGR|=1
2019-05-22 04:35
这里是不分频还是2分频啊？
2022-06-17 07:17
)(RCC_PLLSRC_HSI_Div2 | RCC_PLLMULL18);这里的疑惑是EXTEN_CTR的bit4被置1了，对应为HSI 时钟作为 PLL 输入时钟,后面又写
2022-09-15 07:42
|= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9); 12M： RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE |
2021-08-12 06:07
;= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL)); // RCC->CFGR
2019-03-20 08:36
;= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |...
2021-08-19 06:23
）〜（CC_CFGR_PLLSRC |CC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL））; 错误：＆amp; sharp20：标识符'RCC_CFGR_PLLSRC
2018-12-03 09:49
; RCC_CFGR_PLLSRC;#ifndef STM32F10X_CLpllmull = ( pllmull >> 18) + 2;if (pllsource == 0x00
2018-07-04 07:29
)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL)); RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC
2018-07-06 06:55
of the External oscillator in Hz */修改为自己外部所需要的晶振频率。在 system_stm32f10x.c 中，将1056行RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);修
2022-02-25 06:57
