• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 如何建立一简单的PLL电路

    本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用,例如信号调制/解调(主要是频率和相位调制)、同步、时钟和数据恢复,以及倍频和频率合成。在这项实验中,您将建立一简单的

    2023-07-10 10:22

  • PLL锁定过程的两步骤

    校准完成后,PLL的反馈操作使VCO锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间包括两部分:VCO频段校准时间和PLL周跳时间。VCO频段校准时间

    2018-05-11 15:14

  • 21最常见晶振应用疑难问题及解答

    21最常见晶振应用疑难问题及解答

    2023-06-10 16:56

  • 在pcb厂的你需要了解的新老qc七大手法

    在pcb厂里,品管新七大工具,其作用主要是用较便捷的手法来解决一些管理上的问题,与原来的“旧”品管七大手法相比,它主要应用在中高层管理上,而旧七手法主要应用在具体的实际工作中。

    2016-08-03 11:53

  • 详解PLL锁定时间精确测量

    PLL参考时钟和PLL反馈时钟的频率和相位相匹配时,PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间,这是PLL设计最关键的参数之一。

    2018-03-14 15:17

  • FPGA设计:PLL 配置后的复位设计

    先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n做异步复位、同步释放处理,然后这个复位信号输入PLL,同时将clk也输入PLL。设计的初衷是在PLL输出有效时钟之前,系统的其他部分都保持复位状态。

    2020-03-29 17:19

  • FPGA学习:PLL硬核IP的配置和创建

    下面我们来看本实例如何配置一PLL硬核IP,并将其集成到工程中。如图8.18所示,在新建的工程中,点击菜单“ToolsàMegaWizard Plug-In Manager”。

    2018-04-24 11:30

  • PLL为什么是这么一结构呢?

    如果用一自由振荡的振荡器,给MCU提供时钟。会咋样呢?

    2022-10-25 14:05

  • 智多晶PLL使用注意事项

    在FPGA设计中,PLL(锁相环)模块作为核心时钟管理单元,通过灵活的倍频、分频和相位调整功能,为系统提供多路高精度时钟信号。它不仅解决了时序同步问题,还能有效消除时钟偏移,提升系统稳定性。本文将深入探讨智多晶PLL在实际应用中的关键注意事项,帮助工程师规避常见设

    2025-06-13 16:37

  • Xilinx FPGA普通IO作PLL时钟输入

    普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer";

    2017-02-09 12:54