我们在用125兆输入FPGA内部PLL倍频为300兆，然后这个时钟输出到IO管脚引出测量，用了很高级的示波器和探头，发现时钟上下抖动有正负电平: 最高的正电平变成了零电平，零电平向下抖动，变成了最低
2018-05-10 08:14
适合RF市场应用的集成VCO的PLL适合微波市场应用的集成VCO的PLL
2021-01-26 06:13
什么是PLL? PLL有什么作用？
2021-06-18 07:03
新兴的PLL + VCO （集成电压控制振荡器的锁相环）技术能够针对蜂窝/4G、微波无线电防务等应用快速开发低相位噪声频率合成器，ADI集成频综产品的频率覆盖为25 MHz到13.6 GHz。
2019-08-01 07:23
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
看野火那本书一个月看到高级，但高级他讲的一点不详细，代码好些看不懂。现在我该怎么学。有什么好资料。
2016-02-25 20:49
在正常配置pll后，pll被使能，之后需要将系统时钟调整为hirc，这时如何关闭pll？
2023-06-27 08:43
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。
2019-07-08 08:02
有高级测量工程师在吗？评过高级测量工程师职称的就可以，大专及以上学历，兼职岗，有高级测量/测绘工程师职称闲置在家里或者自己公司没在用的的可以联系我：***qq2548389120 小曹
2016-07-04 20:07
PLL的好处是什么PLL是什么工作原理PLL的使用技巧？有什么注意事项？
2021-04-23 06:54
