所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称
2008-08-15 12:41
电子芯片手册，很好的资料，设计师必备资料。
2016-05-30 16:32
The CD4046BC micropower phase-locked loop (PLL) consistsof a low power, linear, voltage-controlled
2009-08-08 10:00
倍频/混频方法杂散较大，谐波难以抑制；DDS器件工作频率较低且功耗较大，而PLL 技术相对来说具有应用方便灵活与频率范围宽等优点，是现阶段主流的频率合成技术。
2011-10-26 12:05
2015-08-12 13:58
最全面最权威的锁相环PLL原理与应用资料非常经典的资料
2022-12-02 22:39
本帖最后由 gk320830 于 2015-3-7 20:18 编辑 锁相环的原理,特性与分析所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为
2008-08-15 13:18
在使用K60的过程中发现自己pllinit（）不清楚，才发觉自己锁相环的概念还不懂，so，赶紧补补……锁相环（PLL: Phase-locked loops）是一种利用反馈（Feedback）控制
2021-11-04 08:57
数字锁相环设计源程序PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降
2009-12-18 10:37
第十七章IP核之PLL实验PLL的英文全称是Phase Locked Loop，即锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍
2022-01-18 09:23
