LabVIEW锁相环（PLL） 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现
2022-05-31 19:58
PLL(锁相环)电路原理是什么？
2022-01-21 07:03
图解实用电子技术丛书，介绍锁相环(PLL)电路设计与应用，供大家参考
2016-06-21 22:51
本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑 锁相环PLL原理与应用 第一部分：锁相环基本原理 一、锁相环基本组成 二、
2011-12-21 17:35
什么是锁相环 (PLL)？一个锁相环PLL电路通常由哪些模块组成？
2022-01-17 06:01
最全面最权威的锁相环PLL原理与应用资料非常经典的资料
2022-12-02 22:39
求助PLL 锁相环器件选型指导：1） output: Single End clock2） Work Clock: 1Ghz
2018-09-03 11:49
数字锁相环设计源程序PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降
2009-12-18 10:37
本帖最后由 gk320830 于 2015-3-7 20:18 编辑 锁相环的原理,特性与分析所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为
2008-08-15 13:18
在使用K60的过程中发现自己pllinit（）不清楚，才发觉自己锁相环的概念还不懂，so，赶紧补补……锁相环（PLL: Phase-locked loops）是一种利用反馈（Feedback）控制
2021-11-04 08:57
