Actel FPGA PLL锁相环的最大能达到几倍频几分频？我在网上查了一下有人说是20倍频，10分频，但是我没有在芯片手册里面找到资料，想要确认一下。
2014-12-04 11:25
PLL(锁相环)电路原理是什么？
2022-01-21 07:03
什么是锁相环 (PLL)？一个锁相环PLL电路通常由哪些模块组成？
2022-01-17 06:01
如题，AD9957的锁相环一直失锁，不用锁相环输出点频信号时正常的，用了锁相环后，PLL_LOCK信号一直为低，sync_clk输出信号也不是稳定的周期信号，环路滤波器
2018-12-10 09:30
目标：以10或40MHz的差分时钟经2～5米长的电缆传输到至少两块线路板上，倍频为200MHz的时钟；要求此两板上的200MHz时钟保持同步，或者说在每次上电的情况下保持恒定的相位关系。 锁相环
2018-09-18 11:14
求助PLL 锁相环器件选型指导：1） output: Single End clock2） Work Clock: 1Ghz
2018-09-03 11:49
我刚接触锁相环没多长时间,最近想使用ADF4106搭建一个双环锁相环,我阅读的资料都没有说主环路环路滤波器参数计算问题,我想咨询专家ADIsimPLL是否可以仿真计算双环
2019-03-07 10:34
本文设计了一种宽频率范围的CMOS锁相环(PLL)电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。设计了
2019-07-08 07:37
您好，我们目前在做一个调频连续波的雷达，DDS输出50~60MHz，使用ADI的锁相环ADF4108 96倍频至4.8GHz~5.8GHz，扫频周期4ms，点频测试时锁相环的相位噪声还可
2018-08-16 07:18
有没有人用过频率能达到300M以上的集成锁相环PLL，急求推荐！！
2015-07-30 17:09
