LabVIEW锁相环（PLL） 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现
2022-05-31 19:58
PLL(锁相环)电路原理是什么？
2022-01-21 07:03
图解实用电子技术丛书，介绍锁相环(PLL)电路设计与应用，供大家参考
2016-06-21 22:51
本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑 锁相环PLL原理与应用 第一部分：锁相环基本原理 一、锁相环基本组成 二、
2011-12-21 17:35
（ADI公司内部PLL电路仿真器）来演示不同电路性能参数。基本配置：时钟净化电路锁相环的最基本配置是将参考信号(FREF)的相位与可调反馈信号(RFIN)F0的相位进行比较，如图1所示。图2中有一个在
2019-10-02 08:30
什么是锁相环 (PLL)？一个锁相环PLL电路通常由哪些模块组成？
2022-01-17 06:01
求助PLL 锁相环器件选型指导：1） output: Single End clock2） Work Clock: 1Ghz
2018-09-03 11:49
最全面最权威的锁相环PLL原理与应用资料非常经典的资料
2022-12-02 22:39
"用于高频接收器和发射器的锁相环"。图4.PFD错相和频率失锁使用这种架构，下面+IN端的输入频率高于-IN端（图4），电荷泵输出会推高电流，其在PLL
2019-01-28 16:02
数字锁相环设计源程序PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降
2009-12-18 10:37
