什么是PLL? PLL有什么作用？
2021-06-18 07:03
ad9915的ref_clk为40Mhz，在PLL使能关闭的时候，sync_clk输出为2.5MHz的时钟信号。但是当打开PLL使能的情况下，分频器系数为0x1F，期望得到 40*31*2
2018-09-19 10:13
您好，我有几个问题想咨询： 1 锁相环路滤波器中开环带宽和相位裕度怎么设置？ 2 在通过spi配置寄存器时，寄存器配置是否有顺序要求，还有在配置drg模式参数前是否需要等到pll lock后再配
2023-12-07 08:04
ADRF6755是一款集成小数N分频PLL和VCO
2018-08-27 10:57
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
在正常配置pll后，pll被使能，之后需要将系统时钟调整为hirc，这时如何关闭pll？
2023-06-27 08:43
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。
2019-07-08 08:02
PLL的好处是什么PLL是什么工作原理PLL的使用技巧？有什么注意事项？
2021-04-23 06:54
问题1：如图中红框部分。VCXO使用25M晶振。设置D1后，PLL1_OUT没有输出？这个PLL1_OUT不需要再做其它处理吧？用示波器量9524的OSC_IN有25M时钟，但PLL1_OUT没有
2018-09-28 15:00
IMXRT1062音频PLL(PLL4)的电气参数在哪个文档中找到？（例如 IMXRT600 14.7 主/系统和音频 PLL 的数据表）
2023-04-03 09:04
