问题：控制多片 PLL 芯片时，串行控制线是否可以复用?
2019-03-12 18:11
什么是PLL? PLL有什么作用？
2021-06-18 07:03
PLL的好处是什么PLL是什么工作原理PLL的使用技巧？有什么注意事项？
2021-04-23 06:54
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
在正常配置pll后，pll被使能，之后需要将系统时钟调整为hirc，这时如何关闭pll？
2023-06-27 08:43
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。
2019-07-08 08:02
我在调试一块用到PLL芯片ADF4350的板子，ADF4350输出正弦时钟信号，波形还是比较标准的正弦，但是功率老是达不到资料给定的最大5dBm，这个在阻抗匹配下输出信号电压应该有1V多，但是自己
2011-11-23 00:33
接收通过LVDS接口和数据方面的时钟。我需要反序列化这些数据。如果我将使用SERDES Xilinx logiCoreSelectIO向导。我需要在SDR模式下设置反序列化因子6：1。和一条数据线
2020-03-09 09:26
问题1：如图中红框部分。VCXO使用25M晶振。设置D1后，PLL1_OUT没有输出？这个PLL1_OUT不需要再做其它处理吧？用示波器量9524的OSC_IN有25M时钟，但PLL1_OUT没有
2018-09-28 15:00
如何手动缩短PLL锁定时间？你知道吗？利用手动频段选择，锁定时间可从典型值4.5 ms 缩短到典型值360 μs。本文以高度集成的解调器和频率合成器ADRF6820 为例，告诉大家如何手动选择频段以缩短PLL锁定时间。
2019-07-31 07:54
