我们的产品要求低功耗，我现在想通过设置PLL降低主频，根据不同的使用状态使用不同的PLL分频系数，请问在程序运行中能够切换吗？怎么实现？
2020-04-21 10:08
是否可以通过软件在驱动程序中交换/更改 PLL（IMX8MM_AUDIO_PLL1_OUT、IMX8MM_AUDIO_PLL2_OUT）？目前，我们的 SoC CODE
2023-03-28 08:36
什么是PLL? PLL有什么作用？
2021-06-18 07:03
LED1闪烁频率会比掉电前慢许多；进行PLL重新设定后，唤醒后LED1闪烁频率和掉电前一样。实验程序如下所示：原作者：两把刷子飞啊飞
2022-04-27 09:58
板子外部晶振是25M的，想让MCP跑到720M，问题如下： 1. 请问裸机程序CCS debug时如何启动PLL？ 2. temp = RD_MEM_32(CONTROL_STATUS) >
2018-06-21 00:31
`程序是实验fpga控制sdram的，用的是cycloneII。。。现在想用cycloneI 来跑程序，直接改了芯片型号，运行时出现这样的错误，请高手指点，程序哪里要改一下“Error
2014-12-15 17:12
Initialize DDR speed = ****。 判断程序应该是卡死在其调用的KeyStone_PLL_init，请问该如何做，这样初始化的方法不对吗？ 程序编译通过，没有报错和警告，在0核上运行。
2018-06-21 12:38
实验采用中断方式打开PLL,。添加蜂鸣器用于指示PLL锁定。当PLL锁定成功后，蜂鸣器蜂鸣一声。实验程序如下所示，我是在IAR下面进行的调试，出现了两个警告，但不影响
2022-04-27 09:53
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
最近在使用AD9510这款芯片配置时钟，目前程序已经能够将输入频率直接分频输出，但是PLL锁相环这部分始终没能够配置成功。请问想要PLL锁相环控制VCO输入一个固定的频率到AD9510里面，寄存器该怎么配置？或者配置
2019-03-23 15:04
