硬件：c6678 // The System PLL governs the device (CorePac) operating speed. // // Each board designer
2018-06-21 02:45
如何去实现一种PLL环路滤波器的设计？
2021-06-25 06:20
大家好。与 CORDIS 相比，一种算法相对于另一种 PLL 的优势是什么？是否有设置系数方法的描述。
2023-01-05 08:28
板子外部晶振是25M的，想让MCP跑到720M，问题如下： 1. 请问裸机程序CCS debug时如何启动PLL？ 2. temp = RD_MEM_32(CONTROL_STATUS) >
2018-06-21 00:31
我在Artix7上使用带DRP的PLL。用于时钟合成的PLL重配置工作正常。RST用于重新配置。因此，简单的RESETN断言不会初始化PLL。我需要一种初始化
2020-08-26 15:13
什么是PLL? PLL有什么作用？
2021-06-18 07:03
我用AD9883对视频进行A/D转换，VGA信号的帧频为75HZ，分辨率为800*600。我按照pll divider的计算公式算得分频系数为1056，VCO RANGE 和CHARGE PUNMP CURRENT的值也按参考的值写入。但是发现得到的HSOUT和D
2018-11-27 09:16
把一维数值数组与公式节点的输出相连，公式就一直报错，这该如何处理呀？
2014-11-20 11:40
我们的产品要求低功耗，我现在想通过设置PLL降低主频，根据不同的使用状态使用不同的PLL分频系数，请问在程序运行中能够切换吗？怎么实现？
2020-04-21 10:08
特权老师，您好，关于时序分析-寻找PLL相移值，有些问题想请教您：疑问一：在您的《特权和你一起学NIOS II》书中，第五章，5.4 三部曲-时序报告，5.4.1 寻找PLL相移值，第102页，书中
2013-10-22 22:26
