• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • DFT如何产生PLL 测试pattern

    DFT PLL向量,ATE怎么用? 自动测试设备(ATE)对PLL(锁相环)进行测试时,我们首先要明白PLL在系统级芯片

    2023-10-30 11:44

  • 基于PLL测试测量时钟恢复方案

    可以通过不同架构实现时钟恢复,测量设备中最常用的是基于锁相环(PLL)的方法。根据在数据中看到的跳变,使用恢复电路导出与输入数据同步的时钟,这取决于看到数据中的跳变。

    2011-01-24 08:55

  • 改进型DDS驱动PLL的原理及测试结果

    抑制测试结果如图7(b)所示。由图可见在偏离主频100 MHz左右有抑制为69 dB的杂波。这个杂波是由于鉴相泄漏引入的,主要原因是VCO和鉴相器反馈端之间的隔离度不足够高。    (a)PLL近端杂散

    2020-12-03 16:06

  • 基于MDO数字锁相环PLL测试方案

    随着数字电路技术的发展,数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点,还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点,此外还具有对离散样值的实时处理能力,已成为锁相技术发展的方向。

    2017-09-12 16:54

  • 【迦美Canaantek招聘】PLL/频率综合器 上海

    ,VCO, Divider, PFD, Charge Pump, LoopFilter,SDM等,及PLL设计验证; 2.相关模块电路和Top版图设计; 3.PLL测试与验证; 4.射频芯片产品量产

    2016-01-07 11:01

  • 聊聊IC测试机(4)DFT PLL向量,ATE怎么用?

    自动测试设备 (ATE)对PLL(锁相环)进行测试时,我们首先要明白PLL在系统级芯片(SoC)中的重要性。

    2023-11-01 15:43

  • 采用片内PLL实现实速扫描测试的方案

    摘 要:提出了一种采用片内PLL实现实速扫描测试的方案。在该方案中,移入测试向量时使用测试仪提供的时钟,激励施加和响应捕获采用片内

    2010-10-11 11:19

  • ATE如何测试PLL

    两种方法: 时域和频域测试,如下: •方法1. ATE time measurement unit ( TMU)测试。(时域,需要额外的TMU license,因此常不采用。) 实施步骤:ATE

    2023-10-30 11:48

  • 模拟PLL,模拟PLL是什么意思

    模拟PLL,模拟PLL是什么意思 所谓模拟PLL,就是说数字PLL中的各个模块的实现都是以模拟器件来实现的,是一个模拟

    2010-03-23 10:52

  • 数字PLL,什么是数字PLL

    数字PLL,什么是数字PLL 数字PLL PLL的概念 我们所说的PLL,其实就是锁相环路,简称为锁相环。许多

    2010-03-23 10:50