AD9520-1 / PCBZ，评估板是一款紧凑，易于使用的平台，用于评估AD9520-1的所有功能。 AD9520-1是一款12 LVPECL / 24 CMOS输出时钟发生器，具有亚皮秒级抖动
2020-04-06 06:30
AD9547 / PCBZ，用于AD9547数字PLL时钟合成器的评估板。 AD9547的最小输入参考频率为1 kHz
2019-01-30 15:27
输出。再则，用于组成环路滤波器的电阻和电容应当放置在尽可能离PLL 芯片近的地方，并使用仿真文件中的建议值。若您在改变环路滤波器元器件值之后发现难以锁定信号，请尝试使用最初用于评估板的数值。对于PCB
2017-03-17 16:25
EVAL-ADF4350EB2Z，用于无线LAN的ADF4350 PLL时钟发生器评估板。 ADF4350分数N /整数N分频PLL频率合成器评估板
2019-03-05 09:23
RCU学习笔记Chapter 1 时钟1.1 名词解释PLL:PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL
2022-01-26 07:17
EV-ADF41020EB1Z，用于ADF41020 PLL频率合成器评估板的评估板。评估用于锁相环（PLL）的ADF41020频率合成器。它包含ADF41020合成器
2019-02-28 07:23
关于PLL设计不错的书籍！
2009-09-25 10:14
AD9520-2 / PCBZ，用于AD9520-2的评估板是一款超低噪声PLL时钟合成器，具有集成VCO，时钟分频器和多达24个输出。 AD9520具有自动hoLDOver和灵活的参考输入电路，可
2020-04-03 07:34
限，因此在设计工作频率宽、调协精度高的频率合成器时，这两种方式均不能满足技术要求。但是，采用DDS+PLL方式，可以满足高精度和宽频带的需要，其实现的难点是如何提高合成器输出频谱纯度。在实际印制电路板制作中，DDS的良好接地和合理布线非常有助于系统设计的实现。来源
2011-07-16 09:09
使用PLL的超快频率切换
2019-09-05 10:39
