你好，我有一个DSPIC板，不能让PLL工作。我对水晶很怀疑，所以我需要澄清我的代码没有任何问题。我的代码有问题吗？？ 以上来自于百度翻译 以下为原文 Hello, I have a board
2019-03-27 14:56
你好，我一直在用户电路板设计上使用ST25RU3993，但尚未成功锁定PLL。我试图手动和使用auto命令设置VCO范围。我尝试了各种载波频率/基频/参考频率设置的组合。在尝试解决问题时，我注意到
2019-08-12 10:09
什么是PLL? PLL有什么作用？
2021-06-18 07:03
EVAL-ADF4350EB2Z，用于无线LAN的ADF4350 PLL时钟发生器评估板。 ADF4350分数N /整数N分频PLL频率合成器评估板
2019-03-05 09:23
是否有评估板的外部（FPGA外部）时钟分频器而不是使用DCM或PLL？问候，半
2020-03-16 09:11
AD9547 / PCBZ，用于AD9547数字PLL时钟合成器的评估板。 AD9547的最小输入参考频率为1 kHz
2019-01-30 15:27
大家好我正在使用Zynq ZC702板。如何创建自己的PLL时钟？例如，我的IP需要25MHz时钟我尝试了以下方法1. XPS中的时钟向导2.AXI时钟发生器但我仍然无法获得25MHz的时钟。谁能帮我？谢谢
2019-09-03 10:43
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
: cannot lock PLL 通过阅读AM3517文档分析应该是显示部分的DSI_PLL倍频没有成功，因此出现以上错误提示。自制PCB板其它部分都工作正常。 有没有人能够提供该问题的线索，非常感谢。如果需要提供
2018-06-24 01:54
EV-ADF41020EB1Z，用于ADF41020 PLL频率合成器评估板的评估板。评估用于锁相环（PLL）的ADF41020频率合成器。它包含ADF41020合成器
2019-02-28 07:23
