RCU学习笔记Chapter 1 时钟1.1 名词解释PLL:PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL
2022-01-26 07:17
在学习FOC控制前，我对于FOC控制完全不懂，只知道中文叫做磁场定向控制，因公司产品开发需要用到对永磁同步电机(PMSM)进行精确的位置控制，才开始从网上了解什么是FOC，有哪些数学公式，控制的过程是怎么样的，但由于公司没有人知道这一块的知识，所以只能一个人慢慢找
2021-08-27 07:53
全概率公式与贝叶斯公式（一）
2020-06-08 15:14
STM32中的几个时钟SysTick、FCLK、SYSCLK、HCLK5月 21 2012在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。①、HSI是高速内部时钟，RC振荡器
2021-08-19 07:26
STM32有5个时钟源:HSI,HSE,LSI,LSE,PLLHSI是高速内部时钟，RC振荡器、频率为16MHZ,精度不高。可以直接作为系统时钟或者用作PLL时钟输入HSE是高速外部时钟，可接石英
2021-08-02 06:02
知识点：系统复位后，HSI振荡器被选为系统时钟。当时钟源被直接或通过PLL间接作为系统时钟时，它将不能被停止。STM32F103的三个可以作为系统时钟的时钟源，分别是HSI、HSE、PLL。而PLL
2022-01-11 06:51
STM32F1有五个时钟源：HSI, HSE,LSE,LSI,PLLHSI（hight speed inter）高速的内部时钟， 内部的RC振荡器产生的约等于8M的。HSE高速的外部时钟，由外部的晶
2022-02-28 10:55
声学上用的ABC计权公式，基于50，70，100的响度来的滤波曲线。有需要的拿走。
2017-09-09 06:22
关于PLL设计不错的书籍！
2009-09-25 10:14
基于matla对香农公式仿真陕西理工学院课程设计第PAGE 1 页 共NUMPAGES 8 页引言香农公式表明，信道的带宽或信道中的信噪比越大，则信息的极限传输速率就越高。香农公式也得出这三者关系
2021-08-17 07:22
