CPU的 VRM /vdd/soc/sram/pll/vdd_io的上电顺序一般是啥样的，vrm是什么意思,
2017-12-08 10:19
看了hspice的demo里用.sn命令跑的，然后有个phasenoise计算jitter啥的看着都是模块的。这个能整个pll跑完再计算jitter吗？还是也得分开跑再按照传输函数噪声拟合？
2021-06-25 07:17
什么是PLL? PLL有什么作用？
2021-06-18 07:03
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
在正常配置pll后，pll被使能，之后需要将系统时钟调整为hirc，这时如何关闭pll？
2023-06-27 08:43
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。
2019-07-08 08:02
PLL的好处是什么PLL是什么工作原理PLL的使用技巧？有什么注意事项？
2021-04-23 06:54
测ep4ce10e22c6的pll倍频模块，锁定频率信号一直无效，也无法输出所需频率，晶振是50mhz的正常工作的，测试了跑led程序与计数，都正常，需要利用pll高频信号做脉冲，结果一直没法倍频出来，有知道这可能是哪里原因么？
2017-12-27 16:56
问题1：如图中红框部分。VCXO使用25M晶振。设置D1后，PLL1_OUT没有输出？这个PLL1_OUT不需要再做其它处理吧？用示波器量9524的OSC_IN有25M时钟，但PLL1_OUT没有
2018-09-28 15:00
IMXRT1062音频PLL(PLL4)的电气参数在哪个文档中找到？（例如 IMXRT600 14.7 主/系统和音频 PLL 的数据表）
2023-04-03 09:04
