• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 基于PLL技术的电源管理设计

    锁相环(PLL)是现代通信系统的基本构建模块PLLs通常用在无线电接收机或发射机中,主要提供"本振"(LO)功能;也可用于时钟信号分配和降噪,而且越来越多地用作高采样速率模数或数

    2011-10-21 10:14

  • 锁相环PLL技术在通信中的应用

    锁相环(Phase-Locked Loop,PLL技术在通信领域中具有广泛的应用,其核心是一个反馈环路,通过不断比较输入信号和反馈信号的相位差来调整输出信号的频率,使其与输入信号同步。 一、PLL

    2024-11-06 10:45

  • 基于PLL技术的合成频率源设计

    频率合成是指将高精度和高稳定度的标准信号频率通过一系列的算术运算,产生具有相同稳定度和精确度的大量离散频率的技术。锁相式频率源具有频率稳定度高、频谱纯、寄生杂波小及相位噪

    2011-01-28 11:48

  • 获得高频输出的方法PLL技术

    获得高频输出的方法(第一部:锁相环电路)锁相环电路概略与爱普生产品阵容【序文】近年,伴随影像传输等普及,骨干网中流过的通信量有增无减,通信的高速、大容量化进展迅速。在这种情况下,高速化通信基础设施对高频且输出信号稳定的基准信号源的需求十分强烈。通常,从MHz频带的AT型石英晶体获得高频振荡时需要将石英片加工得很薄(理由是AT型石英晶体的频率因其厚度而定),这

    2024-08-15 14:10 Piezoman压电侠 企业号

  • 采用PLL技术实现最佳抖动衰减的BAJA调整

    虽然系统中的自然高斯噪声发生元件始终会引发抖动但如果存在DJ则清楚地表明一个调制信号源正在向定时系统注入能量从直方图的角度来看DJ充斥于中间部分从而扩展了直方图左侧和右侧的自然高斯响应图1示出了该原理由于数字系统是有限系统就是说不应存在调幅信息而是在恰好正确的时刻获得一个0或1因此边缘布局信息的收集和分析过程正是抖动分析的切入点因为直方图是边缘的统计集合所以良好的测量需要大量的采样信息组合来获得必要的+/-6统计数据抽取这样做是有道理的由此可实现最高的测量精度

    2020-05-31 07:57

  • 浅析:采用PLL技术的接收机射频前端的设计方案

    射频前端模块性能关系到整个接收机的性能。本文通过对接收机进行研究,分析了超外差接收机的特点,提出了一种采用PLL技术的接收机的射频前端方案,及对射频前端的关键技术指标进行了分析。并通过软硬件平台进行

    2019-03-14 16:47

  • ADF4001 200MHz时钟发生器PLL技术手册

    ADF4001频率合成器可用来实现要求极低噪声、稳定基准信号的PLL的时钟源。它由低噪声数字鉴频鉴相器(PFD)、精密电荷泵、可编程参考分频器和可编程13位N分频器组成。此外,14位参考分频器(R

    2025-04-27 10:33

  • ADF4106 6GHz整数N分频PLL技术手册

    与一个外部环路滤波器和电压控制振荡器(VCO)一起使用,则可以实现完整的锁相环(PLL)。其带宽极高,因此许多高频系统可以省去倍频器,从而简化系统架构并降低成本。

    2025-04-27 15:55

  • ADF4108 8GHz整数N分频PLL技术手册

    合成器与外部环路滤波器和电压控制振荡器(VCO)一起使用,则可以实现完整的锁相环(PLL)。其带宽极高(8GHz),因此许多高频系统可以省去倍频器或预分频器,从而简化系统架构并降低成本。

    2025-04-27 09:53

  • ADF4360-9集成VCO的时钟发生器PLL技术手册

    ADF4360-9是一款集成电压控制振荡器(VCO)的整数N分频频率合成器,中心频率由外部电感设置,VCO频率范围为65 MHz至400 MHz。 附加的分频器级可以对VCO信号进行分频。CMOS电平输出相当于经过2到31之间的整数值分频的VCO信号。如果需要,此分频信号可以进一步进行二分频处理。

    2025-04-25 17:33