振南电子STM32视频教程系列课时介绍，本STM32视频教程由振南电子主讲师何强倾力奉献，优秀电子学习资源值得推荐。
2016-10-09 11:26
振南电子STM32视频教程系列课程，由振南电子网著名讲师何强主讲，本系列STM32视频教程共有14节，内容涵盖ARM处理器、STM32 MCU，触控的使用、总线与存储，分类总线SPI、I2C、CAN
2016-10-09 11:32
本文为您分享基于C66x+FPGA的SRIO开发视频教程，适用于创龙TMS320C6678、TMS320C665x、Kintex-7、Artix-7平台。
2020-07-01 10:47
在pcb厂里，品管新七大工具，其作用主要是用较便捷的手法来解决一些管理上的问题，与原来的“旧”品管七大手法相比，它主要应用在中高层管理上，而旧七手法主要应用在具体的实际工作中。
2016-08-03 11:53
当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时，PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间，这是PLL设计最关键的参数之一。
2018-03-14 15:17
先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n做异步复位、同步释放处理，然后这个复位信号输入PLL，同时将clk也输入PLL。设计的初衷是在PLL输出有效时钟之前，系统的其他部分都保持复位状态。
2020-03-29 17:19
本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用，例如信号调制/解调（主要是频率和相位调制）、同步、时钟和数据恢复，以及倍频和频率合成。在这项实验中，您将建立一个简单的PLL电路，让您对
2023-07-10 10:22
校准完成后，PLL的反馈操作使VCO锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间包括两个部分：VCO频段校准时间和PLL周跳时间。VCO频段校准时间仅取决于PFD频率；PFD频率越高，锁定时间越短
2018-05-11 15:14
在FPGA设计中，PLL（锁相环）模块作为核心时钟管理单元，通过灵活的倍频、分频和相位调整功能，为系统提供多路高精度时钟信号。它不仅解决了时序同步问题，还能有效消除时钟偏移，提升系统稳定性。本文将深入探讨智多晶PLL在实际应用中的关键注意事项，帮助工程师规避常见设
2025-06-13 16:37
普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer";
2017-02-09 12:54
