• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 评估低抖动PLL时钟发生器的电源噪声抑制

    本文讨论电源噪声干扰对基于PLL的时钟发生器的影响,并介绍几种用于评估由此产生的确定性抖动(DJ)的测量技术。派生关系显示了如何使用频域杂散测量来评估时序抖动行为。实验室台架测试结果用于比较测量技术,并演示如何可靠地

    2023-04-11 11:06

  • 如何评估graph的性能

    评估graph的性能对于kernel接口设计有着非常重要的意义。我们仍以前一篇文章中提到的工程为例。有三种方法可以评估graph的性能

    2022-03-15 17:20

  • 如何评估滤波器的性能

    评估滤波器的性能,可以考虑以下几个关键指标。

    2023-06-10 11:11

  • 关于相位锁定环(PLL)频率合成器的设计和分析

    到元件选择和相噪模型的建立,文章提供了一套完整的设计流程。通过建模和仿真,可以评估设计的性能并进行优化。最后,文章还介绍了如何根据模型和实测数据进行参数调整,以实现设计的要求和性能

    2023-10-26 15:30

  • 如何实现高性能的锁相环(PLL)设计

    锁相环(PLL)是现代通信系统的基本构建模块,通常用在无线电接收机或发射机中,主要提供"本振"(LO)功能;也可用于时钟信号分配和降噪,而且越来越多地用作高采样速率模数或数模转换的时钟源。

    2022-03-04 14:45

  • 详解PLL锁定时间精确测量

    PLL参考时钟和PLL反馈时钟的频率和相位相匹配时,PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间,这是PLL设计最关键的参数之一。

    2018-03-14 15:17

  • FPGA设计:PLL 配置后的复位设计

    先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n做异步复位、同步释放处理,然后这个复位信号输入PLL,同时将clk也输入PLL。设计的初衷是在PLL输出有效时钟之前,系统的其他部分都保持复位状态。

    2020-03-29 17:19

  • 如何建立一个简单的PLL电路

    本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用,例如信号调制/解调(主要是频率和相位调制)、同步、时钟和数据恢复,以及倍频和频率合成。在这项实验中,您将建立一个简单的PLL电路,让您对

    2023-07-10 10:22

  • LM-80测试:评估LED灯具的寿命与性能

    LM80测试简介LM80测试是由北美照明工程协会(IESNA)与美国国家标准学会(ANSI)联合发布的权威标准,主要用于评估LED器件的流明维持率和颜色维持性能。这一标准为LED产品的寿命和性能

    2025-03-27 10:26 金鉴实验室 企业号

  • PLL锁定过程的两个步骤

    校准完成后,PLL的反馈操作使VCO锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间包括两个部分:VCO频段校准时间和PLL周跳时间。VCO频段校准时间仅取决于PFD频率;PFD频率越高,锁定时间越短

    2018-05-11 15:14