硬件：c6678 // The System PLL governs the device (CorePac) operating speed. // // Each board designer
2018-06-21 02:45
我用AD9883对视频进行A/D转换，VGA信号的帧频为75HZ，分辨率为800*600。我按照pll divider的计算公式算得分频系数为1056，VCO RANGE 和CHARGE PUNMP CURRENT的值也按参考的值写入。但是发现得到的HSOUT和D
2018-11-27 09:16
的高阶滤波器下发数据到DSP板上会发生啸叫。市场上使用Sigmadsp开发的产品已经如此多了，求各位不要吝啬，分享一份完整正确的滤波器计算公式！
2019-01-23 08:13
下面是完整的警告信息，选的芯片是altera的EP4CE15F17C8N，手册上不是说最高可以得到400多MHz的频率吗，为什么会有这个警告啊，该怎么修改Critical Warning
2021-03-04 15:32
信号完整性的定义信号完整性包含哪些内容
2021-03-04 06:09
特权老师，您好，关于时序分析-寻找PLL相移值，有些问题想请教您：疑问一：在您的《特权和你一起学NIOS II》书中，第五章，5.4 三部曲-时序报告，5.4.1 寻找PLL相移值，第102页，书中
2013-10-22 22:26
什么是PLL? PLL有什么作用？
2021-06-18 07:03
嗨，我需要如何定义pll输出时钟，我期望pll的输出时钟彼此异步。但该工具正在对pll的两个输出时钟进行时序分析。实际上它们是假路径，我怎么能避免这种情况。
2019-11-08 07:20
直流稳压电路中整流后的滤波电容选取一般采用这个公式RC=(3-5)T，好困惑这个公式是怎么来的，貌似是个经验公式。。。理论上应该怎么处理这个电容的取值。
2015-10-16 10:44
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。
2019-07-08 08:02
