• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 模拟PLL,模拟PLL是什么意思

    模拟PLL,模拟PLL是什么意思 所谓模拟PLL,就是说数字PLL中的各个模块的实现都是以模拟器件来实现的,是一个模拟

    2010-03-23 10:52

  • 数字PLL,什么是数字PLL

    数字PLL,什么是数字PLL 数字PLL PLL的概念 我们所说的PLL,其实就是锁相环路,简称为锁相环。许多

    2010-03-23 10:50

  • PLL技术在FPGA中的动态调频与展频功能应用

    随着现代电子系统的不断发展,时钟管理成为影响系统性能、稳定性和电磁兼容性(EMI)的关键因素之一。在FPGA设计中,PLL因其高精度、灵活性和可编程性而得到广泛应用,本文将深入探讨PLL技术在FPGA中的动态调频与展频功能

    2025-06-20 11:51

  • 锁相环(PLL),锁相环(PLL)是什么意思

    锁相环(PLL),锁相环(PLL)是什么意思 PLL的概念 我们所说的PLL。其

    2010-03-23 10:47

  • 小型光伏系统的并网逆变器设计

    鉴于实际网格同步算法的复杂性,相应 PLL 功能的实现依赖于强大的 32 位处理器。Analog Devices ADUCM360 MCU 等器件将高性能处理器内核与实施电网同步单元所需的全套外设相结合。

    2022-08-03 11:24

  • PLL用法

    易灵思的FPGA在生成PLL的方式与别的厂家稍有区别,这与其的core和interface架构是相对应的。对于易灵思的FPGA来讲,PLL,GPIO,MIPI,LVDS和DDR相对于core部分都是

    2025-06-07 16:18

  • AD9577带双路PLL、扩频和余量微调功能的时钟发生器技术手册

    AD9577既提供一个多路输出时钟发生器功能,又带有两个片上锁相环内核PLL1和PLL2,专门针对网络时钟应用而优化。PLL设计基于ADI公司成熟的高性能、低抖动频率合

    2025-04-10 15:29

  • PLL是什么意思

    PLL是Phase Locked Loop的缩写,中文译作锁相环。它是一种用于控制频率和相位的电路,通过检测和跟踪输入信号的频率和相位,并将其转换为一个稳定的输出信号,从而实现频率和相位的同步与控制。以下是对PLL的详细解析,包括其定义、分类、工作原理、作用以及在

    2024-08-16 17:03

  • Vivado下PLL实验 ALINX

    ,但是也有类似的功能模块,通过PLL可以倍频分频,产生其他很多时钟。本实验通过调用PLL IP core来学习PLL的使用、vivado的IP core使用方法。

    2022-02-08 15:13

  • pll倍频最大倍数

    pll倍频最大倍数  PLL倍频是一种常见的电路设计技术,通常用于将信号的频率提高到需要的倍数。PLL倍频的实现原理比较复杂,通常需要使用精密的电路元件、时钟信号以及数字信号处理器。本文将详细介绍

    2023-09-02 14:59