DC1795A，用于LTC6950的演示板，具有时钟分配的1.4GHz低相位噪声，低抖动PLL。演示电路1795A采用具有时钟分配的LTC6950,1.4 GHz低相位噪声，低抖动
2019-02-25 09:55
DC2248A-A，用于LTC6951的5输出整数N分频PLL的演示板，集成VCO，输出范围为1.95MHz至2.5GHz。演示电路采用LTC6951，具有集成VCO的超低抖动多输出时钟合成器。为
2019-02-28 09:46
全概率公式与贝叶斯公式（一）
2020-06-08 15:14
调试PLL时，使用时域分析，演示写入串行外设接口(SPI)总线上的寄存器数据是正确的。虽然读写操作需要的时间比较长，但请确保SPI时序符合规格，且不同线路之间的串扰减小到最低程度。应当参考PLL数据
2017-03-17 16:25
RCU学习笔记Chapter 1 时钟1.1 名词解释PLL:PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL
2022-01-26 07:17
关于PLL设计不错的书籍！
2009-09-25 10:14
基于matla对香农公式仿真陕西理工学院课程设计第PAGE 1 页 共NUMPAGES 8 页引言香农公式表明，信道的带宽或信道中的信噪比越大，则信息的极限传输速率就越高。香农公式也得出这三者关系
2021-08-17 07:22
算法对比误差公式 D
2021-09-17 08:38
入手一份CPK含义和计算公式，拿走不谢...
2019-04-12 13:17
变压器原边匝数NP求解公式 - 开关电源设计常用公式
2019-05-27 06:45
