硬件：c6678 // The System PLL governs the device (CorePac) operating speed. // // Each board designer
2018-06-21 02:45
跪求好心人给个AD10的教学视频，或是发送到我的邮箱506220887@qq.com感激涕零啊
2013-06-15 19:26
。本文结合FPGA技术、锁相环技术、频率合成技术，设计出了一个整数/半整数频率合成器，能够方便地应用于锁相环教学中，有一定的实用价值。那么有谁知道具体该如何利用FPGA设计PLL频率合成器吗？
2019-07-30 07:55
谁有AD15配套的教学视频啊？推荐的书也可以啊？
2015-10-26 01:10
初学者，要用一个50MHz的时钟，生成75MHz、10MHz、10KHz、2KHz的时钟，用一个pll实现不了，就用了如下方式：pll1 p1(.inclk0(clk_
2016-03-10 16:06
因为我要为10个信号进行倍频所以用了PLL，但一个PLL只有3个输出，所以我用了多个PLL，但一编译就出现如下错误 Error: Input clock "c
2014-11-16 08:34
我用AD9883对视频进行A/D转换，VGA信号的帧频为75HZ，分辨率为800*600。我按照pll divider的计算公式算得分频系数为1056，VCO RANGE 和CHARGE PUNMP CURRENT的值也按参考的值写入。但是发现得到的HSOUT和D
2018-11-27 09:16
ADC结果。问题现象：接收到TCP传来的开启指令，开启定时器后，通过串口打印出大量的“phy ：”错误 phy: pll_cap_ext 10。这个错误代码我百度了一下，没太明白什么意思。若在
2023-03-03 07:19
在多媒体教学的普及过程中，普遍存在如何引进现代化教学设备与教师课堂教学习惯有机结合的问题。目前教师在做教学演示的过程中，往往需要守在计算机旁边，一边操作计算机一边进行讲
2019-10-14 07:44
求教学习RAM
2013-03-14 09:57
