你好，我希望产生更高的时钟频率。我们使用PLL来获得更高的电平，但接收的输出数据位移位一位。使用内部时钟时，按正确的顺序接收该位，同时使用PLL（并将乘法器和除法器常数保持为1 - 有效地在输出端
2020-03-24 06:08
硬件：c6678 // The System PLL governs the device (CorePac) operating speed. // // Each board designer
2018-06-21 02:45
直流稳压电路中整流后的滤波电容选取一般采用这个公式RC=(3-5)T，好困惑这个公式是怎么来的，貌似是个经验公式。。。理论上应该怎么处理这个电容的取值。
2015-10-16 10:44
刚开始学这个软件，在网上查的概念看不明白。在跟着例题来做的时候，发现实际的输出跟公式节点中公式有关，那么公式表达式有什么用呢？（
2017-03-22 18:34
我用AD9883对视频进行A/D转换，VGA信号的帧频为75HZ，分辨率为800*600。我按照pll divider的计算公式算得分频系数为1056，VCO RANGE 和CHARGE PUNMP CURRENT的值也按参考的值写入。但是发现得到的HSOUT和D
2018-11-27 09:16
我在Artix7上使用带DRP的PLL。用于时钟合成的PLL重配置工作正常。RST用于重新配置。因此，简单的RESETN断言不会初始化PLL。我需要一种初始化PLL的方
2020-08-26 15:13
开关电源变压器的公式是怎么来的，最原始的出处是在哪
2016-05-29 22:22
feed more than one PLL，请问我该怎么办？还是只能用10个分频器来解决这个问题？请大神们指教
2014-11-16 08:34
能否用频率合成器，如ADF4351来做PLL,VCO的开环FSK调制呢。如何不行，能否给一些芯片选型的建议。
2018-12-26 14:27
你好我想用PLL来产生一个基本时钟，而我想用第二个PLL来驱动它。请求的背景是我有一个输入时钟为26 MHz的Spartan 6。我想从26 MHz产生一个120 MH
2019-07-15 07:29
