学习的时候了解到FPGA的多路供电要求一定的上电断电顺序，目前在搞Altera的Cyclone IV系列的FPGA，主要有内部逻辑供电VCCINT，PLL供电VCCD_PLL
2017-05-18 22:36
对PLL电路学习和设计很重要的参数
2020-12-29 06:48
CPU的 VRM /vdd/soc/sram/pll/vdd_io的上电顺序一般是啥样的，vrm是什么意思,
2017-12-08 10:19
罗列一些学习STM32的内容以及学习顺序
2022-01-19 07:04
请教各位大大，本人学习计算机网络，想学习单片机，求各位大大能提供学习顺序，先看哪些书，最好是视频，循序渐进的。谢谢
2012-12-28 10:00
请问DAC37J82在不使用DAC PLL的情况下，寄存器的配置顺序应该怎样呢？有没有推荐的寄存器配置顺序表？
2024-11-26 06:04
硬件：c6678 // The System PLL governs the device (CorePac) operating speed. // // Each board designer
2018-06-21 02:45
如题，9176DAC的PLL锁上了，证明时钟应该没问题，但是为什么DLL和serdes PLL锁不上呢？配置顺序，我是按照手册的START-UP SEQUENCE进行配置的。
2023-12-01 06:54
你好，我希望产生更高的时钟频率。我们使用PLL来获得更高的电平，但接收的输出数据位移位一位。使用内部时钟时，按正确的顺序接收该位，同时使用PLL（并将乘法器和除法器常数保持为1 - 有效地在输出端
2020-03-24 06:08
最近在使用AD9510这款芯片配置时钟，目前程序已经能够将输入频率直接分频输出，但是PLL锁相环这部分始终没能够配置成功。请问想要PLL锁相环控制VCO输入一个固定的频率到AD9510里面，寄存器该怎么配置？或者配置顺序
2019-03-23 15:04
