stm32全称是意法半导体32位系列微控制器芯片。
2017-10-09 18:21
FPGA的全称是Field Programmable Gate Array，即现场可编程门阵列。它是一种半导体逻辑芯片，可以根据用户需要，通过编程配置其内部逻辑电路结构，以实现特定的功能。FPGA的出现极大地提高了电子系统的灵活性和可定制性。
2024-03-15 14:27
l7805cv的全称是串联型三端稳压模块，是一个三端稳压器，78开头的代表正电压稳压，与之相对应的79开头的则是是负电压稳压，05代表输出电压的伏数，因此 l7805cv是正5V的三端稳压器，一般的78L05，78M05，LT7805都可以直接代换。
2017-10-23 10:27
GBIC（Gigabit Interface Converter的缩写），是将千兆位电信号转换为光信号的接口器件。GBIC设计上可以为热插拔使用。GBIC是一种符合国际标准的可互换产品。采用GBIC接口设计的千兆位交换机由于互换灵活，在市场上占有较大的市场份额。SFP （Small Form-factor Pluggable）可以简单的理解为GBIC的升级版本。SFP模块体积比GBIC模块减少一半，只有大拇指大小。可以在相同的面板上配置多出一倍以上的端口数量。SFP模块的其他功能基本和GBIC一致。有些交换机厂商称SFP模
2017-11-06 09:52
当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时，PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间，这是PLL设计最关键的参数之一。
2018-03-14 15:17
先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n做异步复位、同步释放处理，然后这个复位信号输入PLL，同时将clk也输入PLL。设计的初衷是在PLL输出有效时钟之前，系统的其他部分都保持复位状态。
2020-03-29 17:19
本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用，例如信号调制/解调（主要是频率和相位调制）、同步、时钟和数据恢复，以及倍频和频率合成。在这项实验中，您将建立一个简单的PLL电路，让您对
2023-07-10 10:22
校准完成后，PLL的反馈操作使VCO锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间包括两个部分：VCO频段校准时间和PLL周跳时间。VCO频段校准时间仅取决于PFD频率；PFD频率越高，锁定时间越短
2018-05-11 15:14
在FPGA设计中，PLL（锁相环）模块作为核心时钟管理单元，通过灵活的倍频、分频和相位调整功能，为系统提供多路高精度时钟信号。它不仅解决了时序同步问题，还能有效消除时钟偏移，提升系统稳定性。本文将深入探讨智多晶PLL在实际应用中的关键注意事项，帮助工程师规避常见设
2025-06-13 16:37
普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer";
2017-02-09 12:54
