的PLL_CLKIN的输入范围是多少，最低值&最大值？ 下图，是从手册里截取，似乎PLL_CLKIN的最低
2024-10-11 06:12
求CycloneIV内置PLL和Spartan 6内置DCM的jitter值.OSC 50MHZ普通有源晶振输入.求个大概值。是1ps、10ps还是100ps级的？驱动两片250MHZ的8位ADC做
2014-02-11 21:52
我正在使用 RT 1020（kWM8960 编解码器）的演示复合 HID 音频统一代码，我注意到代码中使用的音频 PLL 频率为 786.48MHz。我想知道 1) 如何选择音频 PLL 频率值（最好通过一些计算）
2023-06-12 06:04
我现在使用LMK03318进行设计，需要输出10MHz,100MHz，125MHz三个频率输出，关于LF引脚PLL loop filter 电容值选择多少值，对我输出抖动影响最小？
2024-11-11 06:22
特权老师，您好，关于时序分析-寻找PLL相移值，有些问题想请教您：疑问一：在您的《特权和你一起学NIOS II》书中，第五章，5.4 三部曲-时序报告，5.4.1 寻找PLL相移
2013-10-22 22:26
，ADC值相差不大，但是采用PLL异步时钟，复位后有概率ADC采样值发生偏差(所以我怀疑复位后ADC时钟出现了问题)。 补充：问题芯片具体是L431RCT6，我还有一块L431CCT6的芯片，同样的配置，同样的代码逻
2024-03-08 07:32
在对tms320C6747 PLL配置时，PLLDIV2默认值为1，若修改为其他值，就会报错，而且仿真器也连不上，请问问题出在哪？
2020-05-26 07:56
我找遍了文档，只有一个文档对FDEN有介绍，我对文档上的FDEN的理解是，N分频器的分母的值就等于FDEN的值，比如PLL_DEN=1000，那么FDEN就等于1000对么？如果是这样的，那么
2024-11-11 06:50
我在Artix7上使用带DRP的PLL。用于时钟合成的PLL重配置工作正常。RST用于重新配置。因此，简单的RESETN断言不会初始化PLL。我需要一种初始化PLL的方
2020-08-26 15:13
什么是PLL? PLL有什么作用？
2021-06-18 07:03
