• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • fpga通用语言是什么

    FPGA(现场可编程门阵列)的通用语言主要是指用于描述FPGA内部逻辑结构和行为的硬件描述语言。目前,Verilog HDL和VHDL是两种最为广泛使用的FPGA编程语言。

    2024-03-15 14:36

  • 【应用篇】Spectrum View 在电源网络调试 及PLL故障诊断场景的应用

    本文将通过常见的电源网络调试及PLL故障诊断等测试场景进一步描述Spectrum View的应用。

    2019-09-03 08:53

  • 用语音代替电话铃声的留言控制器

    该电话为用语言芯片ISD1016制作的用语音代替电话铃声留言控制器的原理电路图。该控制器可以存贮留言、音乐、一首歌或其他声响,以此替代单调的振铃声。

    2014-06-12 10:34

  • 详解PLL锁定时间精确测量

    PLL参考时钟和PLL反馈时钟的频率和相位相匹配时,PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间,这是PLL设计最关键的参数之一。

    2018-03-14 15:17

  • FPGA设计:PLL 配置后的复位设计

    先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n做异步复位、同步释放处理,然后这个复位信号输入PLL,同时将clk也输入PLL。设计的初衷是在PLL输出有效时钟之前,系统的其他部分都保持复位状态。

    2020-03-29 17:19

  • 如何建立一个简单的PLL电路

    本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用,例如信号调制/解调(主要是频率和相位调制)、同步、时钟和数据恢复,以及倍频和频率合成。在这项实验中,您将建立一个简单的PLL电路,让您对

    2023-07-10 10:22

  • PLL锁定过程的两个步骤

    校准完成后,PLL的反馈操作使VCO锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间包括两个部分:VCO频段校准时间和PLL周跳时间。VCO频段校准时间仅取决于PFD频率;PFD频率越高,锁定时间越短

    2018-05-11 15:14

  • AD9577带双路PLL、扩频和余量微调功能的时钟发生器技术手册

    AD9577既提供一个多路输出时钟发生器功能,又带有两个片上锁相环内核PLL1和PLL2,专门针对网络时钟应用而优化。PLL设计基于ADI公司成熟的高性能、低抖动频率合

    2025-04-10 15:29

  • Xilinx FPGA普通IO作PLL时钟输入

    普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer";

    2017-02-09 12:54

  • PLL锁相环的基本结构及工作原理

    PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使高频器件正常工作,如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步。

    2017-05-22 09:16