• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 什么是PLL? PLL有什么作用?

    什么是PLL? PLL有什么作用?

    2021-06-18 07:03

  • GTP PLL锁定问题

    嗨,我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴,每个磁贴都是相同的。我还使用了两个用户时钟(一个用于TX(通道速度:0.64Gbps),一个用于RX

    2019-06-19 11:27

  • models 仿真 PLL

    用modelsim10.0c对Cyclone4的PLL核做后仿真时,出现了这样的问题:PLL工作正常,PLL的输出脚上有波形,但是与PLL相连的触发器的时钟脚上却没有波

    2012-04-11 15:26

  • PLL的使用技巧?有什么注意事项?

    PLL的好处是什么PLL是什么工作原理PLL的使用技巧?有什么注意事项?

    2021-04-23 06:54

  • PLL设计的简易方法介绍

    设计并调试锁相环(PLL)电路可能会很复杂,除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法,并提供有效、符合逻辑的方法调试PLL问题。

    2019-07-08 08:02

  • PLL知识

    1 PLL基本组成Phase locked loops它是一种反馈控制系统,也可以说是一种闭环跟踪系统,其输出信号的频率跟踪输入信号或者基准信号的频率。当输出信号与输入信号或者基准信号的频率相等

    2020-11-17 09:52

  • 关于fpga中的pll问题

    本人小白一枚,求各路大神解决一下关于pll时钟的问题,现在我发现pll输出时钟的设置好像有什么限制,并不是什么时钟都能得到,所以不知道对于pll输出的时钟有没有什么规则??{:23:}

    2014-08-17 20:49

  • AM3359 PLL问题请教

    板子外部晶振是25M的,想让MCP跑到720M,问题如下: 1. 请问裸机程序CCS debug时如何启动PLL? 2. temp = RD_MEM_32(CONTROL_STATUS) >

    2018-06-21 00:31

  • PLL和FIFO的受约束问题

    我真的不明白为什么会这样,有人可以赐教:我创建了一个独立时钟的FIFO。写入侧使用外部时钟。我使用PLL(频率因子为1:1,只是为了消除抖动)来产生读时钟。现在我得到了非常好的保持时间。PAR给了我

    2019-07-15 07:48

  • CS32G020 PLL配置问题

    HSI为24M,用HSI配置PLL 48M时钟作为HCLK时,无法用SW口进行仿真,只要HCLK不使用PLL,就可以正常进行仿真,请教一下PLL的参数该如何配置啊?多谢!!!!!! 现

    2024-03-13 09:50