我在对原理图ERC检查时提示说引脚悬空，那怎么给引脚置高电平和低电平，谢谢啦。
2011-04-27 14:58
我想将一个 GPIO 引脚（即 A17）设置为高电平和低电平。如果一个条件为真，我将 A17 设置为高，否则 A17 为低。我为 A17 配置了输出方向的时钟。我尝试
2023-03-27 07:05
高电平低电平主要应用于数字电路。体现在电路上就是只有‘有’和‘无’，没有中间值，这个有在不同电路上的电压值不相同。如果是5V供电的数字电路，高电平就是5V，或接近5V。低电平
2018-08-28 14:59
下降到0.3Vdd=0.99V时，才认为是低电平的信号来了，才开始计时。 是这样吗？但是我用信号发生器，输出0~1.5V的脉冲波，检测的高电平时间是跟0~2.31V的脉冲波一样的，低电平检测亦然。是否芯片认为的
2019-01-02 10:06
今天买个继电器，买错了，想要高电平出发，结果整个低电平出发，用什么方法能改成高电平触发的啊，如果可以多给几种方法，我手头材料不算多
2015-11-04 17:38
TTL电平和CMOS电平标准I-输入范围|O-输出范围|H-高|L-低|TH-Threshold阀值（逻辑界限）。范围是自线的位置往边界延伸“范围是自线的位置往边界延伸”这里能再说的明白些吗？最好
2008-07-21 10:22
如何在方波信号的高电平和低电平处分别取8个采样点，然后求平均值啊
2015-07-17 11:13
有个3V供电的电路,有个控制脚低电平有效（0V可触发，1.5V和3V不可触发），但这个控制脚接一个100K的电阻到地，就变成了高电平有效（0V不可触发，1.5V可触发，3V也可触发），为什么会这样呢？
2009-07-20 16:05
您好，我在使用THS1206，AVDD=5V,BVDD=DVDD=3.3V； 输入时钟为3MHZ,和FPGA进行连接； 测试data_av信号输出的高电平和低电平都是mv级别的，请问是什么情况呢？
2025-02-14 08:25
MAX3232 datasheet中的VIT+、VIT-分别是什么意思？另外，看了一下手册好像没对receiver的输入电压给出详细说明啊，低电平的范围是什么？高电平的范围是什么？希望好心人给解答一下。 max3232.pdf (656.16 KB )
2019-06-12 02:02
