刚接触Linux，认为直接make后就完成了编译，没想到编译出的结果存在很大问题，原来是make、make all和make clean的使用方法不对。
2024-01-05 12:32
本系列是开源书C++ Best Practises[1]的中文版，全书从工具、代码风格、安全性、可维护性、可移植性、多线程、性能、正确性等角度全面介绍了现代C++项目的最佳实践。本文是该系列的第六篇。
2022-10-13 08:59
人工智能现在是最热门的技术，已经估值10亿美元的深鉴科技在2016年的Hot Chip大会上推出了一个卷积神经网络（CNN）加速器，命名为Aristotle，它是基于Xilinx Zynq All Programmable SoC器件实现的。
2018-07-10 03:36
“更快”是每个系统设计师必备的词汇，基于FPGA的设计亦是如此。如果您经常试图从FPGA设计中最大化地发掘每个MHz的性能，那么无疑Xilinx刚发布的一个白皮书您一定会非常感兴趣。
2017-02-10 12:00
‘could not find ARM’ 是JTAG的问题，一般Vivado自动下载驱动，若有需要安装驱动，安装即可。下图就是JTAG。
2022-10-11 09:08
如果需要设置高度的器件在顶层请先开启Place_Bound_top层，如果需要设置高度的器件在底层请先开启Place_Bound_bottom层，然后找到图片中的命令，点击需要限制高度的器件，在Optional选项卡里面就会出现一个器件高度设置框。在里面填入即可。
2019-02-04 11:40
NOR的特点是芯片内执行（XIP， eXecute In Place），这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。
2018-09-18 10:59
在Place Design之后再去看Hold Time，如果此时Hold Time的违例比较小（比如-0.05ns），还是不需要理会的
2023-01-11 09:05
此概念来自ISO26262-1：absence of cascading failures (1.13) between two or more elements (1.32) that could
2024-01-11 09:39
在做完Place或者fp的place之后，我们可以看下模块的分布图。根据模块的分布图，我们能知道自己的Design里面最多的模块是哪些，每个模块分别有多大，每个模块的分布如何，如果模块拉的非常细长
2023-01-06 14:42
