等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做等长，
2014-12-01 11:00
采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。至于 USB/SATA/PCIE 等串行信号，并没有上述并行总线的时钟
2020-07-14 14:30
pciex2进行PCB设计时，收发数据线需要做等长么？
2016-02-15 15:12
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
6条PCIE PCB设计的规范
2021-03-18 06:52
altuim designer 等长命令及技巧，小北PCB设计SAS等长命令：TR：单端线等长；TI ： 差分线等长；
2018-08-04 13:03
有大佬能分享一下PCI总线转PCIe（PCIe转PCI）的PCB原理图吗？
2019-01-25 11:38
PCB布等长线时，会设置等长规则，具体的长度是根据什么设置的呢？以最长的为依据还是芯片手册为依据呢？在这里抛砖引玉啦！！！
2016-01-09 20:54
我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对间等长有没有要求？（PS：16对差分线，都做等长好复杂）谢谢！
2023-12-18 06:26
本期讲解的是高速PCB设计中DDR布线要求及绕等长要求。布线要求数据信号组：以地平面为参考，给信号回路提供完整的地平面。特征阻抗控制在50～60 Ω。线宽要求参考实施细则。与其他非DDR信号间距至少
2017-10-16 15:30
