当Mask Bits将相关的中断向量（Interrupt Vector）屏蔽后，该MSI将不会被发送。软件可以通过这种方式来使能或者禁止某些MSI的发送。如果相关中断向
2018-08-31 15:07
Xilinx PCIE IP中MSI中断相关的地址如下图1所示，如果想要成功产生中断，MSI Control, Mess
2024-02-25 09:24
MSI/MSI-X是后续的PCI/PCI-X总线改进后的中断机制，其中MSI-X（MSI-eXtented）是PCI-X
2018-08-31 15:31
有趣的是，MSI只支持32个中断向量，而MSI-X支持多达2048个中断向量，但是MSI-X的相关寄存器在配置空间中占用
2018-09-02 10:41
最近调试Windows平台下的PCIe网络驱动程序时，发现了中断不被处理的情况，怀疑中断丢失。随后在调试过程中将问题定位在如下两个方面。
2023-01-29 15:16
CPU 发起的，访问PCIe设备配置空间的数据流。这种数据流主要是BIOS/Linux PCIe driver 对设备进行初始化、资源分配时，读写配置空间的。包括PCIe 枚举，BAR 空间分配
2023-09-15 09:39
PCIe总线错误检测囊括了链路（Link）上的错误以及包传递过程中的错误，如下图所示。用户设计的应用程序层中的错误不属于链路传输中的错误，不应当通过PCIe的错误检测与处理机制处理，一般可借助设备特殊中断（Devic
2018-08-18 11:05
随着英特尔Alder Lake CPU的发布，以及AMD 7000 Ryzen CPU的即将发布，PCIe 5.0 硬件终于成为现实。但什么是 PCIe 5.0？
2023-11-18 16:48
该信号为全局复位信号，由处理器系统提供（RC），处理器系统需要为PCIe插槽和PCIe设备提供该复位信号。PCIe设备使用该信号复位内部逻辑。当该信号有效时，PCIe设
2018-12-22 14:45
如图所示，PCIe IP作为endpoint与RC对接，用户实现了应用逻辑，与PCIe IP进行交互，交互信号中data格式为TLP报文格式，且交互信号包含相应的控制信号，例如PCIe配置空间和IP相干的配置信号。
2024-02-26 18:19
