我想请问一下，顶层铺铜，然后在没有线路的地方用top solder写了一些文字，请问这样子会不会对PCB有什么影响？
2019-08-27 01:57
我根据 芯片的 datasheet提供的封装尺寸，用 AD 13 画了芯片的封装，但是 芯片的引脚的 top-solder 层相互重叠，如果PCB打样后，该芯片的引脚会相互短路吗，该芯片的封装图如下
2015-05-20 08:35
在PCB设计中，阻抗通常是指传输线的特性阻抗，这是电磁波在导线中传输时的特性阻抗，与导线的几何形状、介质材料和导线周围环境等因素有关。对于一般的高速数字信号传输和RF电路，50Ω是一个常用的阻抗值
2023-04-11 10:32
，表明前几个步骤做的很好，如果有偏差，则重复第三步。所以说pcb抄板是一项极需要耐心的工作，因为一点小问题都会影响到质量和抄板后的匹配程度。 第五步，将TOP层的BMP转化为TOP.PCB，注意要
2019-06-06 02:05
本帖最后由 一只耳朵怪 于 2018-6-4 09:33 编辑 cc2530，我画的pcb天线在top层，bottom层下面有个和pcb板一边大的锂电池，会不会影响top
2018-06-01 10:36
PCB上常用50Ω阻抗主要是因为其在高速信号传输中的匹能当信号通过PCB中的传输线时，各部分之间会出现阻抗不匹配，如果阻抗不匹配，就会导致信号反射，使信号质量下降。 而使用
2023-04-14 16:41
之前用protel画PCB时在其TOP PASTE层中可以通过画线，即在两个元器件的连线可以趟些锡，可以走大电流，但不知在AD中怎么在TOP PASTE层中布线，能在两个元器件的连线可以趟些锡，可以走大电流？
2019-03-06 06:36
top_Paste??是改layer那邊嗎?我有試過把layer改成top layer是可以的，不過這是正確的嗎?圖一 PCB板上圖二 封装库
2021-07-10 14:38
为什么很多PCB传输线的阻抗都是50欧姆？最近搞电路分析，在很多地方看到PCB上的传输线特性阻抗都举例为50欧姆，并且也在很多地方发现该特性阻抗为
2018-11-27 09:33
错误：符号名称“\ textclkena3”必须是宏功能，宏功能，原始或状态机“pll”的端口错误：无法详细说明用户层次结构“top_local：top_local | top
2018-10-31 17:20
