原子大哥，由此看到你画PCB时，有考虑到时序，进行了等长线的画法，请问AD中如何设置等长线画法，有没有教程或者帖子推荐下！
2019-07-26 04:36
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
走差分线可以设置等长吗
2019-07-31 05:35
PCB设计中差分线怎么设置，还有就是等长分析
2019-08-19 09:47
`各位大佬，ORCAD PCB (16.3~16.6)在设计PCB时候，需要画差分线和差分的等长要求，请教各位如何设置；谢谢！`
2018-04-14 09:54
我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对间等长有没有要求？（PS：16对差分线，都做等长好复杂）谢谢！
2023-12-18 06:26
pciex2进行PCB设计时，收发数据线需要做等长么？
2016-02-15 15:12
以太网的接口信号，在PCB走线的时候，差分可以不等长么？如果要等长，误差是多少？
2023-04-07 17:38
allegro中 ddr等长设置及绕线的步骤
2015-12-28 22:01
在ALLEGRO中设置好T型接点后，如下图所示据我的理解，ALLEGRO中T型接点等长设置的是图中BC和BD两断走线的等长，对吧？？那如何
2017-07-07 17:55
