做cdl in （包含若干个子电路）时，在正常导入若干个子电路后，每次导入到某一个电路，cdl in总是报错”in global routing, two instances
2021-06-24 07:57
本帖最后由 一只耳朵怪 于 2018-5-22 16:12 编辑 终端节点需要用到 Routing table吗？
2018-05-22 06:44
Fully differential variable gain instrumentation amplifier based on a fully differential DDA topology.pdf单片机基础
2015-03-30 23:22
以前自己画pcb的时候，总担心自己有线没有来连接上去。总是反复的检查，怕出问题，如何使用altium designer 绘制pcb时如何检查漏线？最好是使用简单的方法
2015-03-06 11:09
最近在研究杨博的“Topology Investigation for Front End DC/DCPower Conversion for Distributed Power System”论文 英文版本看的稀里糊涂 不懂 大家谁有这篇文章的相关中文资料的分享一下 以便自学。 在此谢谢各位。
2018-01-02 15:04
PCB绘制原理图时有哪些注意事项？
2021-04-25 06:50
我需要强制一个模块或分区的所有路由只使用一个pblock。我需要保存pblock外的所有路由清除。以上来自于谷歌翻译以下为原文I need to force all routing of one
2019-03-27 09:27
以上高频 PCB 设计，走线,排版,应重点注意哪些方面? 2G 以上高频 PCB 属于射频电路设计，不在高速数字电路设计讨论范围内。而 射 频电路的布局(layout)和布线(routing)应该
2013-12-27 09:47
画PCB时一拖动器件‘’器件就不显示，应该怎么办
2017-11-07 15:03
在从原理图更新到PCB文件时有未匹配对象的对话框出现，见截图，请教这是怎么回事？？？？？在编译原理图时没有报错，不知是怎么回事？？？？如何解决
2014-02-11 13:45
