网络表导入PCB Editor时看不懂的错误LOG。原理图做DRC没有问题，彻底蒙圈了~！
2016-12-30 16:41
为什么导入PCB后出现DRC错误
2014-07-03 16:55
DRC检查是依据自行设置的规则进行的。例如自己设置的最小间距是8mil，那么实际PCB中，出现小于6mil的间距就会报错。并不是DRC有错误的板子就不能使用，例如丝印的
2019-07-04 09:10
或者.dsn文件以后，OrCAD Capture软件会自动显示给出DRC规则检查的窗口OnlineDRCs，并在窗口中能清晰的看到原理图设计过程中存在的错误和警告信息。（3）在Online DRCs窗口
2020-07-06 15:09
PADS 原理图PCB常见错误及DRC报告网络问题
2016-01-11 10:35
ALLEGRO画PCB板在约束线宽，线间距时出现STM32部分引脚DRC（PP）错误，关闭DRC PIN检查，错误消失，
2018-08-14 16:57
重新Anotate DRC 后 Create Netlist 并没有Errors 生成的网表文件是这样的 然后在Orcad PCB Editor 的import中导入Logic 就是上面的
2019-04-18 06:16
谁能告诉我这是怎么回事，orcad可以打开，原理图可以正常画，但是打不开PCB editor
2013-01-08 18:47
cadence 的PCB editor每次打开都自动显示上次的pcb 封装文件，怎么关闭？。还有就是setup的图纸大小数字有时不能改，怎么解决呢
2012-10-19 21:06
pcb editor 报错 装了好多便了
2016-03-08 21:11
