等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做等长，
2014-12-01 11:00
如图所示，以ARM，DSP等SOC为核心的电子系统中，经常存在两片或者以上的DDR/DDRII SDRAM。考虑到DDR/DDRII SDRAM的运行频率一般都比较高，在做PCB layout的时候
2019-07-18 07:17
PCB布线设计的好坏直接影响到硬件电路能否正常工作或运行多快的速度。而在高速数字PCB设计中，DDR2是非常常见的高速缓存器件，且其工作频率很高本文将针对DDR2的
2016-12-26 16:56
反其道而行之，讲一讲DDR布线最简规则与过程。 如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。PCB
2019-05-31 07:52
本帖最后由 中国硬件实战营! 于 2016-5-21 20:00 编辑 需要高清视频，可以留下QQ邮箱欢迎pcb爱好者、pcb工程师加入中国PCB layout技术交流群： 188717834（1000人群）
2016-01-20 17:01
，拉到蛇线不再出现为止，在有些空隙大的地方，就可以按“逗号”与“句号”键来控制幅度的大小。四. 检查网络长度布完线后，按 R ，L 输出报告，查看网络是否是等长的。OK，蛇行等长线搞定。 注，另外还可以自动
2013-01-12 15:18
针对DDR2-800和DDR3的PCB信号完整性设计
2012-12-29 19:12
前面几篇文章，简单为朋友们分享了一些关于交期、良率的事情，想必朋友们对于线上下单PCB多层板，已经有了自己的一些理解。那么，接下来，再给大家说说第三——关于报告的事情。关于报告，可能朋友们接触的最多
2022-09-02 09:49
采用点对点的布局方式，靠近主控，相对飞线 Bank 对称。间距可以按照是实际要求进行调整，推荐间距为 500-800mil。等长要求 L1+L2=L1+L3C、DDR*4 片，以下列出了常用的 4 片
2020-10-30 06:53
保持时间，同频同相，采样正确。等长只不过可以最简单地实现这个目的罢了。要定量分析线长，必须按照时钟模型公式计算。时钟同步电路的类型在后面有简单介绍，这里只要知道SDRAM是公共时钟同步，DDR是源同步
2010-03-18 15:33
