信号 电源我打算做1.6MM厚 的板子 采用FR4的材料板子上速度不高 不用计算阻抗 顶层的的敷铜 0,5 OZ中间 1oz但是 我对 AD中层叠管理的中CORE和PP的厚度不知道怎么选我找了很多资料
2019-07-11 04:36
ALLEGRO画PCB板在约束线宽，线间距时出现STM32部分引脚DRC（PP）错误，关闭DRC PIN检查，错误消失，求大神指导，新人刚刚学习！！！
2018-08-14 16:57
4层板是由FR-4材料做的，其意思是否为PCB板中Prepreg和Core介质都是由FR-4材料做的？
2021-10-13 20:43
`FR-4中间 的Core 表示什么意思呢？`
2017-08-25 14:36
四层板中，芯板的介电常数和PP板的介电常数一样么？望告知。
2021-05-28 14:25
如何生成core文件？如何调试core文件？如何在gdb交互中查看所依赖库是否正确加载？
2021-12-23 08:48
PP7 引脚的上升时间
2023-04-21 08:01
目前在 cortex-a 平台 4core一起跑没问题了，现在想在跑的过程中关闭 core3->core1 只留core0在跑。我这边的做法是：遍历所有
2022-11-03 10:59
通常我们在layout时完成所有的布线工作后，会在PCB上闲置的空间作为基准面进行铺铜处理。这是几乎所有的PCB工程师都知道的一个常识，却很少有人能够说出其中具体的意义。如果有面试问到或者笔试环节有这样的问题：PCB
2021-02-26 06:32
Qtopia Core是什么？Qtopia Core的安装与移植过程是怎样进行的？Qtopia Core应用程序开发实例有哪些？
2021-04-27 07:22
