经常画高速板的同学都知道，10个高速板有9个要绕等长，而且内存出现的频率尤其频繁，整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法
2018-11-11 10:55
在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行
2020-11-22 11:54
在当前的PCB 设计当中，对于走线长度的要求越来越多。Expedition PCB 自动调线的功能强大。在PCB 的设计当中若能最大限度地使用Expedition PCB
2018-05-15 10:49
本文主要分析一下在高速PCB设计中，高速信号与高速PCB设计存在一些理解误区。 误区一：GHz速率以上的信号才算
2019-11-05 11:27
有了单线的自动等长，那就肯定不会放过板上随处可见的差分了，看大招——Auto-interactive Phase Tune。现在板子的速率越来越高，板上的差分线也就跟着越来越多，对内等长的工作量自然就加大了。但是自从有了绕线新功能，就再也不担心绕
2018-10-19 15:33
高速PCB设计是指信号的完整性开始受到PCB物理特性（例如布局，封装，互连以及层堆叠等）影响的任何设计。而且，当您开始设计电路板并遇到诸如延迟，串扰，反射或发射之类的麻烦时，您将进入
2020-06-19 09:17
但是我们做设计时有时发现DDR器件等长没有做，其成品也可正常运行，并没产生影响，原因一般是系统软件对此信号做了延时处理，软件上做了时序控制。对于带状线来说，每1ps延时对应的走线长度是6mil左右，所以一般信号组长度每相差6mil，其总延时在1ps。
2019-03-19 17:30
上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。
2018-11-29 15:34
如果高速PCB 设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB 设计，或者是极度的幸运，实际的
2017-02-11 06:17
本文主要介绍了高速PCB的EMC设计原则，首先介绍了PCB设计的EMC基础知识，其次阐述了PCB中EMC设计的重要性以及PCB
2018-05-25 15:58
